Nvidia fait appel à Cadence pour la refonte du GPU Rubin
Cette publication existe aussi en Français
Cadence Design Systems a développé une application d’analyse dynamique de la puissance (DPA) qui peut s’adapter à des conceptions de puces de plus de 40 milliards de portes, telles que le dernier GPU Rubin de Nvidia.
Le DPA fonctionne sur l’émulateur Palladium Z3 et permet d’évaluer la consommation d’énergie dynamique d’une conception sur des milliards de cycles en quelques heures avec une précision de 97 %.
L’analyse de la puissance est l’un des principaux défis des puces d’intelligence artificielle telles que les GPU Blackwell et Rubin de Nvidia. Les différentes charges de travail de l’IA sollicitent différentes parties de la conception de la puce à différents moments, ce qui rend l’analyse complète de la puce vitale sur le plus grand nombre de cycles possible, avant que la puce ne soit intégrée sur silicium.
La modélisation précoce de la consommation d’énergie d’une puce permet aux ingénieurs d’améliorer l’efficacité énergétique tout en évitant les retards dus au sur-dimensionnement ou au sous-dimensionnement du réseau électrique.
Cela a été mis en évidence cette semaine lorsque la puce Rubin de nouvelle génération de Nvidia a été signalée comme ayant besoin d’un respin. La puce a été mise au point avec TSMC sur le processus N3P haute performance en 3 nm en juin. Les rapports indiquent maintenant qu’un tape-out supplémentaire a été nécessaire pour augmenter les performances afin d’égaler un processeur concurrent prévu par AMD, ce qui indiquerait un respin de la conception du silicium sous-jacent plutôt que des couches métalliques.
« Nous pensons qu’il est très probable que Rubin soit retardé », a déclaré Sherman Shang, analyste chez Fubon Financial, dans une note de recherche. « La première version de Rubin a déjà été présentée fin juin, mais Nvidia est en train de revoir la conception de la puce pour qu’elle corresponde mieux à la future MI450 d’AMD.
Un tape-out proposé fin septembre repousserait les premiers échantillons à 2026, mais cela permettrait à Nvidia de rester sur la bonne voie pour des livraisons vers la fin de l’année prochaine, comme cela était prévu à l’origine. L’entreprise a déclaré qu’elle était sur la bonne voie en ce qui concerne le développement.
« Nous pensons que le prochain calendrier de tape-out sera fin septembre ou octobre et, sur la base de ce calendrier, le volume de production de puces Rubin sera limité en 2026 », a déclaré M. Shang.
L’application DPA power fonctionne avec la plateforme d’émulation Cadence Palladium Z3 Enterprise qui est basée sur un réseau de processeurs d’émulation personnalisés. Ce réseau émule la conception RTL et au niveau des portes d’une puce pouvant compter jusqu’à 48 milliards de portes. Cela permet d’estimer la puissance au niveau de la puce afin d’identifier les pics et de calculer les moyennes sur de longues séries de traitement pour permettre aux concepteurs d’équilibrer la consommation d’énergie avec la performance.
C’est d’autant plus important que le processeur GPU Rubin devrait atteindre une consommation d’énergie d’environ 700 W sur le processus N3P, qui n’est pas optimisé pour la consommation d’énergie. Le Rubin multi-puce avec mémoire HBM4 devrait atteindre 1,8 kW tandis que le Rubin Ultra quadri-puce devrait atteindre 3,6 kW. Ceci met en évidence le défi de fournir plus de performance dans la même enveloppe thermique, c’est pourquoi la collaboration sur l’analyse de la puissance était essentielle.
L’analyse de la puissance est également essentielle pour le conditionnement des composants sur un substrat utilisant le processus TSMC System on Integrated Circuit (SoIC), plutôt que le processus CoWoS chip on wafer on substrate (puce sur plaquette sur substrat) utilisé par l’actuel GPU Blackwell.
Cadence a mis en œuvre pour la première fois une application DPA sur le Z1 en 2016, bien avant le besoin d’analyse des puces IA. Le DPA prend en charge les formats de puissance Common Power Format (CPF) et IEEE 1801.
L’émulateur, introduit fin 2024, utilise l’unité de traitement de données (DPU) Nvidia BlueField et le système d’interconnexion Quantum Infiniband pour se connecter au système de prototypage FPGA Protium X3 qui est basé sur les FPGA Ultrascale d’AMD. Les FPGA exécutent la RTL synthétisée de la conception pour permettre au logiciel de fonctionner sur la conception avant que le silicium ne soit disponible.
« Nvidia utilise l’émulation Cadence Palladium depuis de nombreuses années pour ses premières tâches de développement logiciel, de vérification matérielle et logicielle et de débogage », a déclaré Narendra Konda, vice-président de l’ingénierie matérielle chez Nvidia.
« Cadence et NVIDIA s’appuient sur leur longue histoire pour introduire des technologies transformatrices développées grâce à une collaboration approfondie « , a déclaré Dhiraj Goswami, corporate vice président et general manager de Cadence. « Ce projet a redéfini les limites, en traitant des milliards de cycles en seulement deux ou trois heures. Cela permet aux clients d’atteindre en toute confiance des objectifs ambitieux en matière de performance et de puissance et d’accélérer la mise au point du silicium. »
Page web de Cadence Palladium; www.nvidia.com
If you enjoyed this article, you will like the following ones: don't miss them by subscribing to :
